跳转到内容

硬件数据库/CPU/核心结构实拍:修订间差异

添加的内容 删除的内容
第82行: 第82行:
|-
|-
! rowspan=6 | K10
! rowspan=6 | K10
| Barcelona || Barcelona, Budapest, Agena, Toliman, Kuma || {{tc|yes|已收录}} || 65nm四核心+2MB三级缓存
| Barcelona || [[Barcelona]], [[Budapest]], [[Agena]], [[Toliman]], [[Kuma]] || {{tc|yes|已收录}} || 65nm四核心+2MB三级缓存
|-
|-
| Shanghai || Shanghai, Suzuka, Deneb, Heka, Callisto || {{tc|yes|已收录}} || 45nm四核心+6MB三级缓存
| Shanghai || [[Shanghai]], [[Suzuka]], [[Deneb]], [[Heka]], [[Callisto]] || {{tc|yes|已收录}} || 45nm四核心+6MB三级缓存
|-
|-
| Propus || Propus, Rana, Champlain || {{tc|yes|已收录}} || 45nm四核心,无三级缓存
| Propus || [[Propus]], [[Rana]], [[Champlain]] || {{tc|yes|已收录}} || 45nm四核心,无三级缓存
|-
|-
| Regor || Regor, Sargas, Caspian, Geneva || {{tc|yes|已收录}} || 45nm双核心,无三级缓存
| Regor || [[Regor]], [[Sargas]], [[Caspian]], [[Geneva]] || {{tc|yes|已收录}} || 45nm双核心,无三级缓存
|-
|-
| Istanbul || Istanbul, Thuban, Zosma || {{tc|yes|已收录}} || 45nm四核心+6MB三级缓存
| Istanbul || [[Istanbul]], [[Thuban]], [[Zosma]] || {{tc|yes|已收录}} || 45nm四核心+6MB三级缓存
|-
|-
| Llano || Llano || {{tc|yes|已收录}} || 32nm四核心,APU设计
| Llano || [[Llano]] || {{tc|yes|已收录}} || 32nm四核心,APU设计
|-
|-
! rowspan=8 | Bobcat<br>Jaguar<br>Puma
! rowspan=8 | Bobcat<br>Jaguar<br>Puma
| Ontario || Ontario, Zacate, Desna, Hondo || {{tc|yes|已收录}} ||
| Ontario || [[Ontario]], [[Zacate]], [[Desna]], [[Hondo]] || {{tc|yes|已收录}} ||
|-
|-
| Kabini || Kabini, Temash || {{tc|yes|已收录}} ||
| Kabini || [[Kabini]], [[Temash]] || {{tc|yes|已收录}} ||
|-
|-
| Mullins || Beema, Mullins, Carrizo-L || {{tc|yes|已收录}} ||
| Mullins || [[Beema]], [[Mullins]], [[Carrizo-L]] || {{tc|yes|已收录}} ||
|-
|-
| Durango || Durango || {{tc|yes|已收录}} || Xbox One专用芯片
| Durango || Durango || {{tc|yes|已收录}} || Xbox One专用芯片
第112行: 第112行:
|-
|-
! rowspan=6 | Bulldozer<br>Piledriver<br>Stramroller<br>Excavator
! rowspan=6 | Bulldozer<br>Piledriver<br>Stramroller<br>Excavator
| Zambezi || Zambezi, Vishera, Interlagos, Valencia,<br>Zurich, Abu Dhabi, Seoul, Delhi || {{tc|yes|已收录}} || 四模块八核心
| Zambezi || [[Zambezi]], [[Vishera]], [[Interlagos]], [[Valencia]],<br>[[Zurich]], [[Abu Dhabi]], [[Seoul]], [[Delhi]] || {{tc|yes|已收录}} || 四模块八核心
|-
|-
| Trinity || Trinity, Richland || {{tc|yes|已收录}} || 双模块四核心,APU设计
| Trinity || [[Trinity]], [[Richland]] || {{tc|yes|已收录}} || 双模块四核心,APU设计
|-
|-
| Kaveri || Kaveri, Godavari || {{tc|yes|已收录}} || 双模块四核心,APU设计
| Kaveri || [[Kaveri]], [[Godavari]] || {{tc|yes|已收录}} || 双模块四核心,APU设计
|-
|-
| Carrizo || Carrizo || {{tc|yes|已收录}} || 双模块四核心,APU设计
| Carrizo || [[Carrizo]] || {{tc|yes|已收录}} || 双模块四核心,APU设计
|-
|-
| Bristol Ridge || Bristol Ridge || {{tc|yes|已收录}} || 双模块四核心,APU设计
| Bristol Ridge || [[Bristol Ridge]] || {{tc|yes|已收录}} || 双模块四核心,APU设计
|-
|-
| Stoney Ridge || Stoney Ridge || {{tc|no|未寻获}} || 单模块双核心,APU设计
| Stoney Ridge || [[Stoney Ridge]] || {{tc|no|未寻获}} || 单模块双核心,APU设计
|-
|-
! rowspan=4 | Zen<br>Zen+
! rowspan=4 | Zen<br>Zen+
| rowspan=2 | Zeppelin || Summit Ridge, Pinnacle Ridge || {{tc|yes|已收录}} || 八核心+16MB三级缓存
| rowspan=2 | Zeppelin || [[Summit Ridge]], [[Pinnacle Ridge]] || {{tc|yes|已收录}} || 八核心+16MB三级缓存
|-
|-
| Naples, Whitehaven, Colfax || {{tc|yes|已收录}} || 4个Zeppelin核心封装在一个基板上
| [[Naples]], [[Whitehaven]], [[Colfax]] || {{tc|yes|已收录}} || 4个Zeppelin核心封装在一个基板上
|-
|-
| Raven Ridge || Raven Ridge, Picasso || {{tc|yes|已收录}} || 四核心+4MB三级缓存,APU设计
| Raven Ridge || [[Raven Ridge]], [[Picasso]] || {{tc|yes|已收录}} || 四核心+4MB三级缓存,APU设计
|-
|-
| Dali || Dali, Pollock || {{tc|yes|已收录}} || 双核心+4MB三级缓存,APU设计
| Dali || [[Dali]], [[Pollock]] || {{tc|yes|已收录}} || 双核心+4MB三级缓存,APU设计
|-
|-
! rowspan=14 | Zen 2<br>Zen 3<br>Zen 3+
! rowspan=14 | Zen 2<br>Zen 3<br>Zen 3+
| rowspan=2 | Valhalla || Matisse || {{tc|yes|已收录}} || 八核心+32MB三级缓存
| rowspan=2 | Valhalla || [[Matisse]] || {{tc|yes|已收录}} || 八核心+32MB三级缓存
|-
|-
| Rome, Castle Peak || {{tc|yes|已收录}} || 8个Valhalla核心封装在一个基板上
| [[Rome]], [[Castle Peak]] || {{tc|yes|已收录}} || 8个Valhalla核心封装在一个基板上
|-
|-
| N/A (cIOD) || Matisse, Vermeer || {{tc|yes|已收录}} || 面向消费级平台的输入输出芯片
| N/A (cIOD) || Matisse, [[Vermeer]] || {{tc|yes|已收录}} || 面向消费级平台的输入输出芯片
|-
|-
| N/A (sIOD) || Rome, Castle Peak, Milan, Milan-X, Chagall || {{tc|yes|已收录}} || 面向企业级平台的输入输出芯片
| N/A (sIOD) || Rome, Castle Peak, [[Milan]], [[Milan-X]], [[Chagall]] || {{tc|yes|已收录}} || 面向企业级平台的输入输出芯片
|-
|-
| Renoir || Renoir, Lucienne || {{tc|yes|已收录}} || APU设计
| Renoir || [[Renoir]], [[Lucienne]] || {{tc|yes|已收录}} || APU设计
|-
|-
| rowspan=2 | Cerebrus || Vermeer || {{tc|yes|已收录}} || 八核心+32MB三级缓存
| rowspan=2 | Cerebrus || Vermeer || {{tc|yes|已收录}} || 八核心+32MB三级缓存
第148行: 第148行:
| Milan, Milan-X, Chagall || {{tc|yes|已收录}} || 8个Celebrus核心封装在一个基板上
| Milan, Milan-X, Chagall || {{tc|yes|已收录}} || 8个Celebrus核心封装在一个基板上
|-
|-
| Cezanne || Cezanne, Barcelo, Barcelo-R || {{tc|yes|已收录}} || 修改自Renoir,APU设计
| Cezanne || [[Cezanne]], [[Barcelo]], [[Barcelo-R]] || {{tc|yes|已收录}} || 修改自Renoir,APU设计
|-
|-
| Rembrandt || Rembrandt, Rembrandt-R || {{tc|partial|需改进}} || APU设计
| Rembrandt || [[Rembrandt]], [[Rembrandt-R]] || {{tc|partial|需改进}} || APU设计
|-
|-
| Mendocino || Mendocino || {{tc|no|未寻获}} || APU设计
| Mendocino || [[Mendocino]] || {{tc|no|未寻获}} || APU设计
|-
|-
| Lockhart || Lockhart || {{tc|yes|已收录}} || Xbox Series S专用芯片
| Lockhart || Lockhart || {{tc|yes|已收录}} || Xbox Series S专用芯片
第163行: 第163行:
|-
|-
! rowspan=10 | Zen 4
! rowspan=10 | Zen 4
| rowspan=2 | Persephone || Raphael, Dragon Range || {{tc|yes|已收录}} || 八核心+32MB三级缓存
| rowspan=2 | Persephone || [[Raphael]], [[Dragon Range]] || {{tc|yes|已收录}} || 八核心+32MB三级缓存
|-
|-
| Genoa, Genoa-X, Storm Peak || {{tc|yes|已收录}} || 12个Persephone核心封装在一个基板上
| [[Genoa]], [[Genoa-X]], [[Storm Peak]] || {{tc|yes|已收录}} || 12个Persephone核心封装在一个基板上
|-
|-
| N/A (cIOD) || Raphael, Dragon Range || {{tc|yes|已收录}} || 面向消费级平台的输入输出芯片
| N/A (cIOD) || Raphael, Dragon Range || {{tc|yes|已收录}} || 面向消费级平台的输入输出芯片
|-
|-
| N/A (sIOD) || Genoa, Genoa-X, Bergamo, Siena,<br>Storm Peak || {{tc|partial|需改进}} || 面向企业级平台的输入输出芯片
| N/A (sIOD) || Genoa, Genoa-X, [[Bergamo]], [[Siena]],<br>[[Storm Peak]] || {{tc|partial|需改进}} || 面向企业级平台的输入输出芯片
|-
|-
| Phoenix || Phoenix, Hawk Point || {{tc|yes|已收录}} || APU设计
| Phoenix || [[Phoenix]], [[Hawk Point]] || {{tc|yes|已收录}} || APU设计
|-
|-
| Phoenix 2 || Phoenix, Hawk Point || {{tc|yes|已收录}} || APU设计,同构大小核设计
| Phoenix 2 || Phoenix, Hawk Point || {{tc|yes|已收录}} || APU设计,同构大小核设计

2024年3月27日 (三) 06:10的版本

AMD

概述
K5/K6微架构
K7微架构
K8微架构
K10微架构
Bobcat/Jaguar/Puma微架构
Bulldozer/Piledriver/Stramroller/Excavator微架构
Zen/Zen+微架构
Zen 2/Zen 3/Zen 3+微架构
Zen 4微架构

Intel

概述
P5微架构
P6微架构
NetBurst微架构
Core微架构
Bonnell微架构
Nelahem微架构
Sandy Bridge微架构
Haswell微架构
Silvermont/Goldmont微架构
Skylake/Palm Cove微架构
Sunny Cove/Tremont微架构
Golden Cove/Raptor Cove/Gracemont微架构
Redwood Cove/Crestmont微架构
Cookie帮助我们提供我们的服务。通过使用我们的服务,您同意我们使用cookie。